网站地图
【www.arisingsemi.com--软件制图】
移位 移位寄存器及其应用一、实验目的
1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。
2、熟悉移位寄存器的应用 — 实现数据的串行、并行转换和构成环形计数器。
二、原理说明
1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。按代码的移位方向可分为左移、右移和可逆移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。
根据移位寄存器存取信息的方式不同又可分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图8-3-3-1所示。
其中 D
0、D1 、D2 、D3为并行输入端；Q
0、Q
1、Q
2、Q3为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端；S
1、S0 为操作模式控制端；为直接无条件清零端；
CP为时钟脉冲输入端。
CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。
S
1、S0和端的控制作用如表8-3-3-1。
图8-3-3-1 CC40194的逻辑符号及引脚功能
表8-3-3－1 CC40194功能表
功能
输 入
输 出
CP
S1
S0
SR
SL
DO
D1
D2
D3
Q0
Q1
Q2
Q3
清除
×
0
×
×
×
×
×
×
×
×
0
0
0
0
送数
↑
1
1
1
×
×
a
b
c
d
a
b
c
d
右移
↑
1
0
1
DSR
×
×
×
×
×
DSR
Q0
Q1
Q2
左移
↑
1
1
0
×
DSL
×
×
×
×
Q1
Q2
Q3
DSL
保持
↑
1
0
0
×
×
×
×
×
×
保持
↓
1
×
×
×
×
×
×
×
×
2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
(1) 环形计数器
把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，
如图8-3-3-2所示，把输出端 Q3 和右移串行输入端SR 相连接，设初始状态Q0Q1Q2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表10－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。
图8-3-3－2 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。其状态表如表8-3-3-2所示。
表8-3-3－2 环形计数器状态表
CP
Q0
Q1
Q2
Q3
0
1
0
0
0
1
0
1
0
0
2
0
0
1
0
3
0
0
0
1
图 8-3-3－2 环形计数器
如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。
(2)实现数据串、并行转换
① 串行/并行转换器
串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。
图8-3-3-3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。
图8-3-3－3 七位串行 / 并行转换器
电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q7＝1时，S1为0，使之成为S1S0＝01的串入右移工作方式，当Q7＝0时，S1＝1，有S1S0＝10，则串行送数结束，标志着串行输入的数据已转换成并行输出了。
串行/并行转换的具体过程如下：
转换前，端加低电平，使
1、2两片寄存器的内容清0，此时S1S0＝11，寄存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0～Q7为01111111，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由1片的SR端加入。随着CP脉冲的依次加入，输出状态的变化可列成表8-3-3-3所示。
由表8-3-3－3可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。
当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。
表8-3-3-3 串行/并行转换器状态表
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
说明
0
0
0
0
0
0
0
0
0
清零
1
0
1
1
1
1
1
1
1
送数
2
dO
0
1
1
1
1
1
1
右
移
操
作
七
次
3
d1
d0
0
1
1
1
1
1
4
d2
d1
d0
0
1
1
1
1
5
d3
d2
d1
d0
0
1
1
1
6
d4
d3
d2
d1
d0
0
1
1
7
d5
d4
d3
d2
d1
d0
0
1
8
d6
d5
d4
d3
d2
d1
d0
0
9
0
1
1
1
1
1
1
1
送数
② 并行/串行转换器
并行/串行转换器是指并行输入的数码经转换电路之后，换成串行输出。
图8-3-3-4是用两片CC40194（74LS194）组成的七位并行/串行转换电路，它比图8-3-3-3多了两只与非门G1和G2，电路工作方式同样为右移。
图8-3-3－4 七位并行 / 串行转换器
寄存器清“0”后，加一个转换起动信号（负脉冲或低电平）。此时，由于方式控制S1S0为11，转换电路执行并行输入操作。
当第一个CP脉冲到来后，Q0Q1Q2Q3Q4Q5Q6Q7的状态为0D1D2D3D4D5D6D7，并行输入数码存入寄存器。从而使得G1输出为1，G2输出为0，结果，S1S2变为01，转换电路随着CP脉冲的加入，开始执行右移串行输出，随着CP脉冲的依次加入，输出状态依次右移，待右移操作七次后，Q0～Q6的状态都为高电平1,与非门G1输出为低电平，G2门输出为高电平,S1S2又变为11，表示并/串行转换结束，且为第二次并行输入创造了条件。转换过程如表8-3-3-4所示。
中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几片移位寄存器用级连的方法来扩展位数。
表8-3-3-4 并行/串行转换器状态表
CP
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
串 行 输 出
0
0
0
0
0
0
0
0
0
1
0
D1
D2
D3
D4
D5
D6
D7
2
1
0
D1
D2
D3
D4
D5
D6
D7
3
1
1
0
D1
D2
D3
D4
D5
D6
D7
4
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
5
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
6
1
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
7
1
1
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
8
1
1
1
1
1
1
1
0
D1
D2
D3
D4
D5
D6
D7
9
0
D1
D2
D3
D4
D5
D6
D7
图8-3-3－5 CC40194逻辑功能测试
三、实验设备及器件
1、 ＋5V直流电源
2、 单次脉冲源
3、 逻辑电平开关
4、 逻辑电平显示器
5、 CC40194×2（74LS194） CC4011(74LS00) CC4068(74LS30)
四、实验内容
1 、测试CC40194（或74LS194）的逻辑功能
按图8-3-3-5接线，、S
1、S
0、SL、SR、D
0、D
1、D
2、D3分别接至逻辑开关的输出插口；Q
0、Q
1、Q
2、Q3接至逻辑电平显示输入插口。CP端接单次脉冲源。
按表8-3-3-5所规定的输入状态，逐项进行测试。
表8-3-3-5 CC40194（或74LS194）的逻辑功能测试表
清除
模 式
时钟
串 行
输 入
输 出
功能总结
S1
S0
CP
SL
SR
D0 D1 D2 D3
Q0 Q1 Q2 Q3
0
×
×
×
×
×
××××
1
1
1
↑
×
×
a b c d
1
0
1
↑
×
0
××××
1
0
1
↑
×
1
××××
1
0
1
↑
×
0
××××
1
0
1
↑
×
0
××××
1
1
0
↑
1
×
××××
1
1
0
↑
1
×
××××
1
1
0
↑
1
×
××××
1
1
0
↑
1
×
××××
1
0
0
↑
×
×
××××
（1）清除：令＝0，其它输入均为任意态，这时寄存器输出Q
0、Q
1、Q
2、
Q3应均为0。清除后，置＝1 。
（2）送数：令＝S1＝S0＝1 ，送入任意4位二进制数，如D0D1D2D3＝abcd，加CP脉冲，观察CP＝0 、CP由0→
1、CP由1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。
（3）右移：清零后，令＝1，S1＝0，S0＝1，由右移输入端SR 送入二进
制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。
(4) 左移：先清零或予置，再令＝1，S1＝1，S0＝0，由左移输入端SL 送入二进制数码如1111，连续加四个CP脉冲，观察输出端情况，记录之。
(5) 保持：寄存器予置任意4位二进制数码abcd，令＝1，S1＝S0＝0，加CP脉冲，观察寄存器输出状态，记录之。
2、环形计数器
自拟实验线路用并行送数法予置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表8-3-3-6中。
3、 实现数据的串、并行转换
(1)串行输入、并行输出
按图8-3-3-3接线，进行右移串入、并出实验，串入数码自定；改接线路用左移方式实现并行输出。
自拟表格，记录之。
(2)并行输入、串行输出
按图8-3-3－4接线，进行右移并入、串出实验，并入数码自定。再改接线路用左移方式实现串行输出。
自拟表格，记录之。
表8-3-3-6 环形计数器功能测试表
CP
Q0
Q1
Q2
Q3
0
0
1
0
0
1
2
3
4
五、实验报告
1、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零。
2、使寄存器清零，除采用输入低电平外，可否采用右移或左移的方法。
可否使用并行送数法。
若可行，如何进行操作。
3、若进行循环左移，图8-3-3－4接线应如何改接。
4、分析表8-3-3-4的实验结果，总结移位寄存器CC40194的逻辑功能并写入表格功能总结一栏中。
5、根据实验内容2 的结果，画出4位环形计数器的状态转换图及波形图。
6、分析串 / 并、并 / 串转换器所得结果的正确性。。